

机器学习高性能 SIMT 处理器的设计与实现

张宏伟 1 , 李 涛 1,2 , 冯臻夫 1 , 贾 蕊 1

(1 西安邮电大学 电子工程学院, 陕西 西安 710121;

2 西安邮电大学 计算机学院, 陕西 西安 710121)

摘要: 针对机器学习中出现的大数据量运算的问题, 自主研发了一款高性能 SIMT (Single Instruction Multiple Threads) 架构处理器。采用特殊的四级流水线结构, 通过可综合的 Verilog HDL 语言对电路进行描述, 完成了数据的多线程并行运算。在 Xilinx 公司 VirtexUltraSaclc 系列的 xcvu440-flga2892-2-e FPGA 上搭建仿真验证平台对整体电路进行功能验证, 结果表明, 本设计电路满足多线程并行处理机制。采用 SYNOPSYS 公司 Design-Compile 在 SMIC 65nm CMOS 工艺标准单元库进行综合验证, 系统时钟最高工作频率为 370 MHz, 系统最大功耗为 4.251 mw.

关键词: SIMT; 流水线; 多线程; 并行运算; FPGA

Design and implementation of high performance SIMT

processor for machine learning

ZHANG Hong-wei 1 , LI Tao 1,2 , FENG Zhen-fu 1 , JIA Rui 1

(1 School of Electronic Engineering, Xi'an University of Posts & Telecommunications, Xi'an 710121, China;

2 School of Computing, Xi'an University of Posts & Telecommunications, Xi'an 710121, China)

Abstract: Aiming at the problem of large data volume computing in machine learning, a high-performance SIMT (Single Instruction Multiple Threads) architecture processor was developed. Using a special four-stage pipeline structure, the circuit is described in a synthesizable Verilog HDL language, and multi-thread parallel computing of data is completed. The simulation verification platform was built on the xcvu440-flga2892-2-e FPGA of XilinxVirtexUltraSaclc series to verify the function of the whole circuit. The results show that the design circuit satisfies the multi-thread parallel processing mechanism. The SYNOPSYS Design-Compile is used for comprehensive verification in the SMIC 65 nm CMOS process standard cell library. The maximum operating frequency of the system clock is 370 MHz, and the maximum power consumption of the system is 4.251 mw.

Key words: SIMT; pipeline; multi-threading; parallel computing; FPGA

作者简介:

张宏伟 男, (1992-), 硕士研究生。研究方向为电路与系统。

E-mail: zhanghongwei9464@163.com.

李 涛 男, (1954-), 博士, 教授。研究方向为计算机体系结构、计算机图形学、大规模集成电路。

冯臻夫 男, (1982-), 博士, 讲师。研究方向为计算机体系结构、计算机图形学、大规模集成电路。

贾 蕊 女, (1991-), 硕士研究生。研究方向为电子与通信工程。